Ich habe ein ASUS XP55T2P4 Rev 1.4 mit einem Steckplatz für ein Coast-Modul und einem Steckplatz für ein S-RAM-Chip und 2 Cachemodulen onboard.
In der Annahme, dass die beiden Cachemodule onboard zusammen 256 KB Cache haben, denke ich, dass nur 64 MB RAM gecached werden können. Richtig?
Wenn ich ein S-RAM-Chip (256 KB, 15ns) einbaue sollten 512 KB vorhanden sein und nach umstecken des Jumpers auch nutzzbar sein, um bis 512 MB RAM zu cachen. Der Coast-Slot ist leer. Richtig?
Warum kann die hälfte Cache nucht die häflte RAM cachen?
Was macht ein Coast-Modul anderes als der S-RAM-Chip?
Mainboards, BIOS, Prozessoren, RAM 27.329 Themen, 124.497 Beiträge
Jenau so ist das!
http://rma.asus.de/support/FAQ/faq045_cacheable_area.htm
http://rma.asus.de/support/FAQ/faq039_t2p4_tagram.htm
Revision 1.4 ist aber nicht größer als 2.3 - ?!?, und das Layout ist auch anders als in dem Manual (S-RAM-IC-Steckplatz und der für das COAST-Modul sind oben hinten)
COAST-Modul = asynchroner Cache-Baustein=TAG-RAM!!!
Für Revisionen unter 2.3 besteht diese Möglichkeit nur über ein 256kB L2-Cachemodul-Upgrade auf 512kB Cache, wobei das Modul das zusätzliche TAG-RAM tragen muß.
Ich glaube, dass es da ein BIOS gibt, welches auch die 128-er Hürde sprengt, bin mir aber nicht sicher.
